随着信息时代的发展，量子计算机逐步展现出对传统公钥密码系统的破坏性，使得依赖传统公钥密码系统的网络安全与数据信息无法得到可靠保障，迫切要求对网络及信息安全系统进行革新。后量子密码与其芯片技术是未来应对量子计算机攻击威胁的关键力量。本书首先介绍了后量子密码的研究背景、算法理论以及当前的研究现状，其次由后量子密码芯片面临的技术挑战引出了对核心算子高效硬件实现、侧信道攻击防御机制设计等关键技术的讨论，最后详细介绍了不同后量子密码芯片的设计思路与实现结果。本书的研究成果与国际后量子密码前沿技术同步，有利于我国下一代密码技术的发展，尤其是可以促进自主后量子密码的理论与应用研究，推动我国自主研制符合国际标准且具有国际竞争力的后量子密码芯片。

第1章 绪论\t1
1.1 信息安全与密码体制\t1
1.2 量子计算机的潜在威胁\t3
1.3 后量子密码\t5
1.4 基于格的后量子密码\t7
参考文献\t10
第2章 基于格的后量子密码算法理论\t14
2.1 格理论基础\t14
2.2 格难题及其在密码学中的应用\t15
2.2.1 经典格难题\t15
2.2.2 应用于密码学的格难题\t17
参考文献\t19
第3章 基于格的后量子密码芯片的研究现状与技术挑战\t21
3.1 研究现状\t21
3.2 技术挑战\t23
3.2.1 多样化格密码方案与安全SoC芯片的适配性\t23
3.2.2 核心算子的资源开销与运算性能平衡\t24
3.2.3 安全IP功能可配置性需求与资源开销平衡\t24
3.2.4 多层次高效侧信道攻击防御机制\t25
参考文献\t26
第4章 SHA-3硬件加速单元\t28
4.1 SHA-3研究现状\t29
4.2 SHA-3算法分析\t30
4.2.1 哈希函数\t30
4.2.2 参数构造\t31
4.2.3 海绵结构\t32
4.2.4 迭代函数\t34
4.3 SHA-3算法的硬件实现\t38
4.3.1 哈希函数\t39
4.3.2 迭代运算模块\t44
4.3.3 控制模块\t44
4.3.4 截取模块\t46
4.4 SHA-3电路架构优化\t46
4.4.1 轮常数的简化\t46
4.4.2 流水线结构\t48
4.4.3 循环展开结构\t49
4.5 硬件实验结果\t52
参考文献\t54
第5章 高斯采样器与侧信道攻击防御机制\t58
5.1 侧信道攻击与防御机制分析\t59
5.1.1 时间攻击\t60
5.1.2 功耗分析攻击\t60
5.1.3 侧信道攻击防御机制\t63
5.2 高斯采样算法的性能评估\t68
5.2.1 高斯采样算法分析\t68
5.2.2 高斯采样器性能评估\t73
5.3 具有时间攻击防御机制的 CDT高斯采样器设计\t75
5.3.1 存储资源优化方案设计\t75
5.3.2 具有恒定采样时间的采样步骤设计\t79
5.3.3 CDT高斯采样器电路结构\t81
5.3.4 时间攻击测试与硬件实现结果\t82
5.4 具有SPA攻击防御机制的可配置 BS-CDT高斯采样器设计\t86
5.4.1 BS-CDT高斯采样器的SPA攻击易损性分析\t88
5.4.2 针对BS-CDT高斯采样器的选择输入SPA攻击方案设计\t90
5.4.3 SPA攻击防御机制设计\t92
5.4.4 SPA攻击测试和硬件实现结果\t93
参考文献\t100
第6章 数论变换单元\t105
6.1 数论变换研究现状\t105
6.2 数论变换理论基础\t107
6.2.1 多项式乘法\t107
6.2.2 数论变换\t108
6.2.3 多项式乘法实现\t111
6.2.4 应用于数论变换的模乘算法\t114
6.3 可重构数论变换单元设计\t116
6.3.1 数论变换整体架构\t116
6.3.2 基本模运算器的设计\t119
6.3.3 可重构蝶形运算模块设计\t126
6.3.4 数论变换功能模块设计\t129
6.3.5 可重构数论变换设计\t133
6.4 硬件实现结果\t136
参考文献\t138
第7章 可重构Ring-LWE密码处理器\t141
7.1 数据通路与数据存储方案设计\t141
7.1.1 Ring-LWE公钥加密方案的运算流程优化设计\t141
7.1.2 可配置数据通路的设计\t143
7.1.3 数据存储方案设计\t146
7.2 Ring-LWE密码处理器架构与微指令设计\t147
7.3 硬件实现结果与对比分析\t151
参考文献\t155
第8章 后量子密钥交换协议芯片\t157
8.1 多项式系数采样单元设计\t157
8.1.1 基于流密码的PRNG方案\t159
8.1.2 基于Trivium的均匀分布采样单元\t161
8.1.3 基于Trivium的二项分布采样器\t163
8.2 密钥交换系统架构与运算流程优化设计\t164
8.3 FPGA实现结果与对比分析\t167
8.4 ASIC实现与结果分析\t171
参考文献\t174
第9章 后量子密码Saber处理器\t176
9.1 研究现状\t176
9.2 Saber算法理论基础\t178
9.3 Saber协处理器设计\t184
9.3.1 Saber协处理器整体结构\t184
9.3.2 SHA-3模块的硬件实现\t186
9.3.3 二项分布采样模块\t188
9.3.4 多项式乘法器\t189
9.3.5 其余功能子模块\t197
9.3.6 Saber协处理器指令格式\t199
9.4 硬件实现结果\t200
参考文献\t201
第10章 后量子密码Kyber处理器\t204
10.1 研究现状\t204
10.2 Kyber算法理论基础\t205
10.2.1 序言与注释\t205
10.2.2 Kyber.PKE\t206
10.2.3 Kyber.KEM\t208
10.3 安全等级\t210
10.4 Kyber协处理器设计\t211
10.4.1 Kyber协处理器系统架构\t211
10.4.2 多项式运算单元\t211
10.4.3 SHA-3单元设计\t223
10.4.4 采样模块设计\t224
10.5 FPGA与ASIC实现结果\t226
10.5.1 FPGA实现结果\t226
10.5.2 ASIC实现结果与芯片版图\t227
参考文献\t228
第11章 总结与展望\t231
11.1 本书内容总结\t231
11.2 未来展望\t231