本教程突出了Vei4log HDL的实用性，以及面向工程实际的特点和学生自主创新能力的培养。Veiilog HDL是数字电路的后续课程，为了更好地和数字电路衔接，我们分两章介绍了组合电路和时序电路中典型电路的设计，通过这些实验，读者能够掌握Verilog语言的一般编程方法、硬件描述语言程序设计的基本思想和方法，尽快进入EDA的设计实践阶段，熟悉EDA开发工具和相关软硬件的使用方法。本书的第4章给出了15个综合设计型实验，这些实验涉及的技术领域宽，而且具有很好的自主创新的启示性，每个实验都给出了一个设计提示和参考方案，这些方案只是许多方案中的一种，仅供参考，读者可以自己设计其他方案。通过这些实验，读者能够掌握模块化程序设计的思想和方法，提高分析问题和解决问题的能力。
本书适合本科相关专业学生作为实验课教材使用。

第1章 Quartus II入门向导
1.1 建立工作库文件夹和编辑设计文件
1.2 编译Verilog HDL文件
1.3 时序仿真
1.4 创建顶层文件
1.5 引脚设置与硬件验证
第2章 组合电路设计
2.1 编码器设计
2.2 译码器设计
2.3 数据选择器设计
2.4 加法器设计
2.5 乘法器设计
2.6 七人表决器设计
第3章 时序电路设计
3.1 触发器设计
3.2 寄存器设计
3.3 计数器设计
3.4 模可变16位计数器设计
3.5 序列检测器设计
第4章 综合设计型实验
4.1 数字秒表设计
4.2 频率计设计
4.3 多功能数字钟设计
4.4 彩灯控制器设计
4.5 交通灯控制器设计
4.6 密码锁设计
4.7 数控脉宽可调信号发生器设计
4.8 出租车计费器设计
4.9 万年历设计
4.10 数字电压表设计
4.11 波形发生器设计
4.12 自动售货机控制电路设计
4.13 电梯控制器电路设计
4.14 自动打铃系统设计
4.15 步进电机细分驱动控制电路设计
附录1 GW48 SOC／EDA系统使用说明
附录2 NH-TIV型EDA实验开发系统使用说明
附录3 MAX+plus II使用指导
附录4 ispEXPERT System 3.0使用指导
附录5 Xilinx ISE9.1i入门指导
附录6 ModelSim使用入门
指导