本书以讲解Verilog HDL语言为基础，并较深入地分析数字系统的工作原理，从集成化的视角重点讲述系统的结构优化、时序、速度、面积和功耗等物理性能的设计优化，通过对上述多重物理性能的折中分析，实现Verilog HDL描述方法的高级数字系统的设计方案。

本书是高性能数字集成系统设计的基础教材，作者从硬件描述语言Verilog HDL描述入手，重点阐述了高性能集成化数字电路的电路结构、面积优化、时序优化、速度优化、功耗优化和可重构设计等问题。本书还给出了复杂数字系统的两种实现方案FPGA/ASIC的具体实现方案。全书共分11章，主要包含复杂数字系统设计问题前瞻、Verilog HDL语言基础、电路结构优化、状态机及数据路径、时序/时钟域、低功耗、可重构设计及其具体FPGA/ASIC设计实现方法。本书通过大量设计实例讨论高性能设计思想和方法，同时，针对当前工业界人士的问题和需求，有的放矢地分析和解释了相关具体设计案例。

本书可作为普通高等院校、科研院所电子信息、通信工程、电气工程、计算机等相关专业的本科生和研究生教材，还可作为数字集成系统领域工程技术人员的参考书。

第1章 FPGA/ASIC设计方法概述/1

 1.1 电子系统发展历史/1

 1.2 高性能集成化设计/2

 1.3 数字集成化设计流程/3

 1.4 数字系统实现方法/5

 1.5 集成化设计发展趋势/8

 1.6 集成设计应用前景/10

 习题/11

 参考文献/11

第2章 Verilog硬件描述语言/12

 2.1 基本概念/12

 2.2 Verilog HDL基本结构/13

 2.3 模块与声明/14

2.3.1 模块命名/14

2.3.2 信号命名/15

2.3.3 端口声明/16

2.3.4 变量声明/16

2.3.5 'include与'define/16

2.3.6 代码编写规范/16

 2.4 数据类型与运算符/17

2.4.1 数字声明/17

2.4.2 数值逻辑/18

2.4.3 常量数据类型/18

2.4.4 数据类型/19

2.4.5 运算符和表达式/21

 2.5 行为建模/22

2.5.1 行为描述模块/22

2.5.2 条件语句/27

2.5.3 循环语句/28

2.5.4 任务与函数/30

2.5.5 混合设计模式/31

2.5.6 测试激励/32

 2.6 Verilog-2001设计规则/36

 2.7 Verilog基本模块/40

2.7.1 组合逻辑/40

2.7.2 时序逻辑/44

 2.8 本章小结/47

 习题/48

 参考文献/48

第3章 高性能电路设计/49

 3.1 电路面积缩减/50

3.1.1 代码编写优化/50

3.1.2 条件语句处理/51

3.1.3 资源共享/53

3.1.4 时序电路的优化/58

 3.2 高速电路设计/61

3.2.1 树形结构化设计/62

3.2.2 电路扇出/63

3.2.3 基于信号传播速度的处理/65

3.2.4 流水线设计/68

 3.3 模块接口设计/73

3.3.1 数据流量/73

3.3.2 模块间的协议传输/74

 3.4 复位信号与毛刺消除/78

3.4.1 复位信号/78

3.4.2 毛刺消除设计/83

 习题/85

 参考文献/87

第4章 运算单元与结构/88

 4.1 数值计算/88

 4.2 加法器/90

4.2.1 加法器/90

4.2.2 超前进位加法器/91

4.2.3 进位旁路加法器/94

4.2.4 进位选择加法器/97

 4.3 乘法器/98

4.3.1 阵列乘法器/99

4.3.2 高速乘法器/103

 4.4 数字信号处理/115

4.4.1 有限冲激响应滤波器/115

4.4.2 无限冲激响应滤波器/119

4.4.3 脉动阵列/120

 4.5 有限域GF(2n运算/123

4.5.1 定义/123

4.5.2 有限域多项式/124

 习题/126

 参考文献/126

第5章 状态机与数据路径/127

 5.1 有限状态机/127

5.1.1 基本概念/127

5.1.2 状态机分类/128

5.1.3 状态机描述方法/134

5.1.4 状态机的编码风格/145

5.1.5 可综合的FSM编码/151

5.1.6 状态机的优化/153

5.1.7 状态机容错和设计准则/154

 5.2 数据路径/156

5.2.1 概述/156

5.2.2 时间调度与分配/157

5.2.3 数据路径设计实例/163

 习题/167

 参考文献/168

第6章 时序与时钟/169

 6.1 时序电路/169

6.1.1 基本概念/169

6.1.2 稳态与亚稳态/170

6.1.3 时钟信号/171

6.1.4 时钟分布/174

6.1.5 电路延时/176

 6.2 时钟域/176

6.2.1 同步与异步/176

6.2.2 异步电路通信/178

6.2.3 多时钟域复位问题/192

 习题/196

 参考文献/197

第7章 低功耗设计/198

 7.1 基本原理/199

7.1.1 动态开关功耗/199

7.1.2 短路功耗/200

7.1.3 静态功率消耗/201

 7.2 低功耗设计方法/202

7.2.1 系统级低功耗法/203

7.2.2 算法级低功耗法/203

7.2.3 结构级低功耗法/204

7.2.4 电路级低功耗法/206

7.2.5 泄漏功耗消减法/213

 习题/215

 参考文献/215

第8章 FPGA与可重构计算/217

 8.1 可重构器件/217

8.1.1 可重构器件现状/217

8.1.2 可重构的分类/218

 8.2 可重构电路结构/219

8.2.1 FPGA电路结构/219

8.2.2 动态可重构系统/233

8.2.3 专用可重构系统/236

 参考文献/242

第9章 数字系统设计实例/243

 9.1 AES加解密系统/243

9.1.1 AES算法概述/243

9.1.2 AES算法结构/243

9.1.3 芯片内部电路系统架构/245

9.1.4 芯片硬件描述语言设计/248

 9.2 通信基带系统/253

9.2.1 无线通信系统/253

9.2.2 RFID基带设计/254

 参考文献/268

第10章 FPGA设计方法/269

 10.1 新建工程/269

 10.2 新建代码/270

 10.3 代码仿真/273

 10.4 IP Core的使用/280

 10.5 逻辑综合/283

 10.6 配置实现/285

 10.7 分析、报告/289

 10.8 测试/290

 参考文献/296

第11章 ASIC设计方法/297

 11.1 ASIC定义及设计流程/297

 11.2 逻辑综合/299

11.2.1 逻辑综合工具Design Compiler介绍/299

11.2.2 DC基本概念/301

11.2.3 DC设计流程/303

 11.3 布局布线物理设计/315

11.3.1 FloorPlan/318

11.3.2 Timing Setup/322

11.3.3 Placement/322

11.3.5 CTS/322

11.3.5 Route/325

11.3.6 DFM/328

 11.4 版图验证、修正/331

11.4.1 版图验证/332

11.4.2 后仿真/332

11.4.3 流片/332

 参考文献/332